PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-245167

(43)Date of publication of

26.10.1987

application:

(51)Int.Cl.

G01R 31/28

(21)Application

61-087492

(71)

ANRITSU CORP

number:

Applicant:

(22) Date of filing:

16.04.1986


(72)Inventor: SAITO SUMIO

(54) PULSE OUTPUT APPARATUS

(57) Abstract:

PURPOSE: To render an output pulse signal and an offset voltage variable over a wide frequency band by using a source grounded logic circuit, such as an FET or the like, as a fundamental circuit for performing a switching operation.

CONSTITUTION: In a source grounded logic circuit 21, an FET 21a having no majority carrier storage effect when saturated is used as a switching element. Offset control means 24, responsive to an offset control signal inputted from outside, determines the drain voltage of the circuit 21 to control an offset voltage. Amplitude control means 26 adds an amplitude control signal inputted from outside and the offset control signals. The means 26, using a resulted addition output signal, defines the source voltage of the circuit 21 and makes its output amplitude variable. Tracking means 23, receiving the addition output signal, always sets the gate bias of the circuit 21 to an optimum value. Thus, the FET can be surely operated in a stable condition while keeping the voltage between a gate and a source constant regardless of an input signal.



⑲ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 245167

@Int_Cl_1

識別記号

庁内整理番号

❸公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

9発明の名称 パルス出力装置

②特 願 昭61-87492

20出 願 昭61(1986)4月16日

砂発 明 者 斉 藤 澄 夫 東京都港区南麻布5丁目10番27号 アンリッ株式会社内

⑪出 願 人 アンリッ株式会社 東京都港区南麻布5丁目10番27号

邳代 理 人 弁理士 鈴江 武彦 外2名

明 相 含

1. 発明の名称

パルス出力装置

2. 特許請求の範囲

飽和時に多数キャリアの蓄積効果の無いスイッチング素子をソース接地形として構成したソース接地形として構成したソース接地形論理回路と、

外部から入力されるオフセット制御信号に応動して前記ソース接地形論理回路のドレイン選氏を決定してオフセット電圧を制御するオフセット制御手段と、

外部から入力される振幅制御信号と前記オフセット制御信号とを加算し、この加算出力信号を用いて前記ソース接地形論理回路のソース環圧を規定し、該ソース接地形論理回路の出力振幅を可変する振幅制御手段と、

前記加算出力信号を受訊して前記ソース接地形 論理回路のゲートバイアスを常に最適な値に設定 するトラッキング手段と

を具備したことを特徴とするパルス出力装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、バルス出力装置に係わり、特に高周波領域においても出力振幅およびオフセット電圧の変化幅を大きく可変できるバルス出力装置に関する。

(従来の技術)

近年、PCM(バルス符号変調)通信におけるデータ情報量のG(ギガ)ピット化、GaAsを用いた論理集積回路、超高速度込み放出し可能なRAM(ランダム・アクセス・メモリ)等の研究開発が進められている。このような超高速によりデジタル動作する半導体素子又は装置の動作試験をするためにバルス波形状の試験用信号を出力する装置が必要となってくる。

この試験用信号は周波数及びデータの種類を極々に変化できることは勿論のこと、被試験物としての半導体素子又はこれ等を相込んだ装置の入力 医幅およびスレッショルド電圧の余裕度を調べる ために、前記試験用信号のパルス後継およびオフ セット電圧が任意に可変できることが必要不可欠 である。

このように関放されたパルス出力装置において、 出力増子7から出力される出力パルス信号の振幅 は、入力増子8から入力される振幅制御信号にて

トランジスタ1a、1bの導通時のコレクタ・エミッタ間電圧Vc(FETの場合にはドレイン・ソース間電圧V。)が低くなる。一般に、トランジスタの高周波領域における利得および位相特性を示すトランジション周波数 fr は前記コレクタ・エミッタ間電圧Vcが低くなる程小さくなる。その結果、出力パルス信号の振幅を大きくすると、パルス波形の立上り/立下がり時間が低くなり、波形特性が劣化する問題が生じる。

制御される定電流回路3により定まるエミッタ電流回 | 150 とトランジスタ 1 b の負荷抵抗 4 b の抵抗値尺 4 との積(l E R 4)により決定される。したがって、 振幅制御信号を変化させることにより、所望の振幅値を得ることができる。

また、オフセット制御回路5は入力端子9から入力されるオフセット制御回路5に対応したオフセット制御信号に対応したので、出力端子7から出力される出力パルスは号のオフセット電圧は、前記オフセット制御信号に比例した値となる。したがって、オフセット制御信号を変化させることにより所強のオフセット電圧を得ることができる。

しかしながら、第4回に示す差動論理回路2で 構成されたパルス出力装置においては次のような 関節がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま版幅のみを大きく変 える場合、振幅制御信号の電圧を大きくし定電流 回路3によりエミッタ電流値 I E を大きくなると、 要があるが、エミッタ電流値 I E が大きくなると、

低下するので、リンギング現象は発生しなくなる が、立上り/立下がり時間が長くなる問題がある。

このように出力バルス信号の返幅又はオフセット電圧を変化させると、トランジスタ1a, 1bのトランジション周波数 frが変化するため、立上り時間/立下がり時間およびリンギング現象等が出力バルス信号のバルス周期に対して問題となるような高温波領域においては使用できない欠点があった。

さらに、差動論理回路を構成するトランジスタ 1 a. 1 b として G a A s F E T を使用した 場合、 F E T のドレイン・ソース間の定格電圧は C 般のシリコン・トランジスタのコレクタ・エミッタ 場の定格電圧に比例して低くなるために、 出力 パルス信号におけるオフセット電圧の可変範囲を 広くとれない問題がある。

そこで、以上のような問題を解決するために、 従来、第5図に示すようなパルス出力装置が提案 されている。すなわち、差額論理回路12のトラ ンジスタ116のコレクタは可変減衰器14の入

このようなパルス出力装置において、定電流回路13の出力を調整して差勢論理回路12から出力される出力パルス個別の近幅を最大簡に固定する。そして、可変減費器14にてその低幅を減費させた後、減衰された出力パルス個別のうち交流成分をコンデンサ15を介して出力端子16へ準き、高低成分をインダクタンス17aを介してオ

(発明が解決しようとする問題点)

しかしながら、第5図に示すような構成のパル ス出力装置においては、未だ解消しなければなら ない次のような問題がある。すなわち、差動論理 回路12から出力される出力パルスを減衰させる ための可変減衰器14は周波数特性等を考慮して 減衰度を段階的に変化させる構造になっているの で、減費度を連続的に変化させることが困難であ る。なお、減衰度の変化段階数を多く設定すれば 上記問題は解消されるが、それだけ可度減衰器 14の設備費が上昇する。また、可変減衰器14 から出力されるパルス信号の直流成分を分離する インダクタンス178とオフセット制御回路18 の出力信号を交流成分に合成するインダクタンス 17bとは低域通過周波数に限度があり、低域周 複数成分を含んだ信号を完全に伝送できないため に、出力増子16の出力パルス信号波形にサグガ 発生する思念がある。

また、スイッチング動作を行わせる基本回路と して、差動論 理回路 12を使用しているが、その フセット制の路18へ入力する。そして入りのです。 このできる。 こうにんしょう にんしょう にんしょく にんしょく にんしょく にんしょく にんしょく にんしょく にんしょく にんしょく にんしょく にんしょ

しかも、差動論理回路12から出力されるバルス信号の波形、振幅、オフセット電圧は常に一定であるので、可変減衰器14以降の回路の振幅。位相等の伝送特性がほぼ平坦な周波数特性を維持する限り、前述の立上り/立下がり時間等の特性は出力バルス信号の振幅変化及びオフセット電圧変化に影響されることはない。

スイッチング素子の数が多くなり、 高速度スイッチング動作が不向きとなる。また、 差動論 理回路 12は神通倒素子の帰還量が大きくなり、 数少な 浮遊容ಡであっても回路的に不安定な状態となり、 その不安定性が原因となってリンギング現象が発

本発明は以上のような実情に基づいてなされたもので、 直流から高周被領域までの広い 周波散帯域にわたって出力 パルス 信号の振幅及びオフセット 電圧を、入力 パルス 信号の波形を劣化させずに大幅に可変し得る パルス出力 装置を提供することを目的とする。

(問題点を解決するための手段)

本発明によるパルス出力装置によれば、飽和時に多数キャリアの番柄効果の無いスイッチング発子をソース接地形として関成したソース接地形論理回路と、外部から入力されるオフセット制御信号に応動して肩記ソース接地形論理回路のドレイン電圧を決定してオフセット電圧を割切するオフセット制御手段と、外部から入力される監幅制御

(作用)

倒にはオフセット制御手段24および出力場子 25が接続され、ソース側には最幅制御手段26 が接続されている。

前記版幅別部手段26は、 振幅例即信号AMC とオフセット制御信号OFCとを加算し、この加算出力信号に基づいて前記ソース接地形論理回路21の少っス電圧を規定し、 該論理回路21の出力パルス信号の振幅を可変するものであって、 具体的には外部から振幅制的信号AMCが入力される備子26aと、この暗子24aからのオフセッ 地形論理回路のソース電圧を制御し出力振幅を可変するとともに、前記加脚出力信号に応じてソース接地形論理回路のゲート制動信号等に応じてようにしたので、オフセット制動信号等に応じて応じなり、対して応じに応じたなり、回路的に安定性を履保させることが可能となり、砂定でき、かつ、バルス振幅・オフセット電圧が互いに影響させずに独立に設定することができる。

(実施例)

は下、本発明の一実施例について第1回を参照して説明する。周図において21は飽和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形論理回路であって、このFET21aはスイッチング条子としての機能を有し、かつ、ソース側がコンデンサ21bを介して接地されている。このFET21aのゲート側には入力端子22に入力される入力パルス信号Sinがトラッキング手段23を通って入力され、一方、ドレイン

前記トラッキング手段23は、前記電圧加算郎 26 b から出力される加算出力信号に応じてソー ス接地形論理回路21のゲートバイアスをシフト し、常に最適なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、仮幅制御信号AMC等によってFET 2 1 a のゲート・ソース間電圧が変化するので、 これらの点に着目してFET21aの動作の安定 化を限促するために設けられたものである。具体 的には、抵抗23aおよび23bに流れる電流と 低抗23aとの様で与えられるレベルシフト電圧 を得るパイアスシフト回路と、前記加算出力信身 の変化に追従させて前記パイアスシフト回路へ流 入すべき電流を制御し、FET21aの最適ゲー

特開昭62-245167 (5)

トバイアスを得る増幅器 2 3 c と、高周波信号成分をバイアスするパイアス素子 2 3 d とで構成されている。

27は入力負荷抵抗、28は出力負荷抵抗である。

次に、以上のように構成された装置の動作を説明する。今、説明の便宜上、例えばオフセット詞物信号OFCが森Vの場合について達電流 スフセット詞が信号OFCが森Vの場合、定電流 愛24bから読出する高温定電流はOmAとなる。この状態において出力端子25から2Vの振幅を有する出力パルス信号を得る場合、振暢調節信号AMCとしては-2Vの電圧を端子26aに供給する。

そうすると、オフセット制御信号電圧が変Vであるので、電圧加算部265からは返幅制御信号 AMCと等価な電圧の加算出力信号が取り出され、増橋器26cは増幅される。このとき、一方の増幅器26cは増幅率「1」に設定され、よって振幅制

即信号電圧がFET21aのソース電圧でとして21aのソース電圧で21aのソース電圧で21aのソース電圧で21aのソース電圧で21aのソース電圧で21aのソース電圧で21aの火車をはなかの増加をある。このは、FET21aの塩は、FET21aの塩は、スカー2Vの塩幅を持ったの間であれば、よりはは、下ET21aの塩であれば、その塩にしておけばよい。

せって、例えば入力処子22に第2図に示すような入力信号Sinが入力された時、増幅器23cを所定の増幅率はに設定しておけば、撮幅制御信号AMCひいては加厚出力信号によって所定の電法がバイアスシフト回路に流入され、この結果、図示する様なシフト電圧Vsだけシフトされ、FET21aの燃和オン電圧Vrと電源電圧Vゥとの中間電圧が最適バイアス電圧としてFET21aのゲートに与えられ、よって、出力

増子25から第2図に示すような出力パルス借号 Soutを得ることができる。

次に、抵幅1Vの出力バルス信号を得る場合、 端子26aに-1Vの振幅制即信号AMCを供る する。これによりFET21aのソース電位が -1Vとなり、FET21aのオン・オフ助作に よって1Vの振幅を有する出力パルス信号が得に れる。この時、増幅器23cの出力は振幅制御に 号AMCに応じて変化するので、所定のバイス 電圧だけシフトし、FET21aのゲートに最適 ゲートバイアス電圧が与えられる。

出力パルス信号の最幅が1Vの時、端子24aに1Vのオフセット製御信号OFCを供給すると、この電圧が定電施型24bにより電流変換され、インダクタンス24cを介して出力負荷抵抗28に電流が流れる。このとき、出力負荷抵抗28が例えば500であれば、1Vのオフセット制即信号OFCに対し20mAの割合となる。この電流により出力負荷抵抗28にオフセット開助信号OFCにより

FET21aのソース電信では、 TET21aのソース電信では、 TET21aのソース電信では、 TET21aのソース電信では、 TET21aのソースには、 TET21aのリースには、 TET21aのリースには、 TET21aのリースには、 TET21aのリースには、 TET21aのリースには、 TET21aのリースには、 TET21aのリースには、 TET21aのには、 TET21aのには

次に、第3回は本発明装置の他の実施例を示す 図である。この装置はトラッキング手段23とオフセット制御手段24とを改良したものである。 トラッキング手段23は、具体的には抵抗23e とコンデンサ23fとで積分回路を構成して入力 信月Sinの直流平均電圧を取得する直流平均電圧 取得回路と、この直流平均電圧取得回路によって 得られた直流平均電圧をFET21aの簡和電圧

特開昭62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路239と、バイアス電圧原23hと、前記電圧 増減回路出力とバイアス電圧源23トのバイアス 電圧との加算信号に対し、前記増幅器26cの出 力電圧を与えてパイアス電圧のシフトを行う電圧 加算即23iと、高周波帯域成分をバイパスする パイパス回路23jとを有し、前記電圧加算部 23 i の出力をパイパス回路23 jを介して FET218のゲートに見過なゲートバイアス質 圧として与える傾成である。また、オフセット初 脚手段24としては、増幅器24dと抵抗24e とでオフセット印加回路を構成する様にしたもの である。なお、増幅器240として×2の凹幅率 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが抵抗24eと負荷抵抗28により1倍 のオフセットが印加される。

なお、本発明は、上配実施例に限定されずその 要旨を逸説しない範囲で種々変形して実施できる。 (発明の効果)

以上詳記したように本発明によれば、入力信号


22 … 入力 関子、23 … トラッキング 手段、23 c … 増幅器、24 … オフセット 制御手段、25 … 出力 帽子、26 … 振幅 制御 手段、26 b … 電圧 加厚郎、26 c … 増幅器。

出願人代理人 弁理士 鈴江武彦


4. 図面の簡単な説明

第1回ないし第2回は本発明に拘るバルス出力 装置の一実施例を説明するために示したもので、 第1回は本発明装置の一実施例としての構成回、 第2回は第1回のトラッキング手段を説明する回、 第3回は本発明装置の他の実施例を示す構成回、 第4回および第5回はそれぞれ従来装置を説明する構成回である。


21 …ソース接地形論理回路、21 a … F E T、



第 2 図



第 1 図



第 3 図

特開昭62-245167 (8)

